

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant(s): Ki Min LEE I hereby certify that the documents referred to as enclosed herewith are Serial No.: 10/743,629 being deposited with the United States Postal Service, first class postage Filed: December 22, 2003 prepaid, in an envelope addressed to the Commissioner for Patents, P.O. For: "Methods of Preventing Box 1450, Alexandria, Virginia Oxidation of Barrier Metal of 22313-1450 on this date: Semiconductor Devices" January 12, 2004 Group Art Unit: Unknown Examiner: Unknown Mark C. Zimmerman Reg. No. 44,006

TRANSMITTAL OF PRIORITY DOCUMENT

Commissioner for Patents P.O. Box 1450 Alexandria, Virginia 22313-1450

Sir:

Enclosed herewith is a certified copy of Korean Patent Application Serial No. 10-2002-0087369 filed December 30, 2002, the priority of which is claimed under 35 U.S.C. § 119.

Respectfully submitted,

GROSSMAN & FLIGHT, LLC. Suite 4220 20 North Wacker Drive Chicago, Illinois 60606

(312) 580-1020

By:

Mark C. Zimmerman Registration No.: 44,006



This is to certify that the following application annexed hereto is a true copy from the records of the Korean Intellectual Property Office.

夽

10-2002-0087369

Application Number

월

2002년 12월 30일

년 **Date of Application**

DEC 30, 2002

출

원

인 :

동부전자 주식회사

DONGBU ELECTRONICS CO., LTD.

Applicant(s)

원

2003

일

COMMISSIONER局





1020 087369

【서지사항】

【서류명】 특허출원서

【권리구분】 특허

【수신처】 특허청장

【참조번호】 0020

【제출일자】 2002.12.30

【발명의 명칭】 반도체 소자 제조시 배리어 메탈 산화방지방법

【발명의 영문명칭】 Oxidation prevention method of barrier metal for

manufacturing a semiconductor element

【출원인】

【명칭】 동부전자 주식회사

【출원인코드】 1-1998-106725-7

【대리인】

【성명】 서만규

[대리인코드] 9-1998-000260-4

【포괄위임등록번호】 2001-066005-7

【발명자】

【성명의 국문표기】 이기민

【성명의 영문표기】 LEE.Ki Min

【주민등록번호】. 720509-1056912

【우편번호】 150-073

【주소】 서울특별시 영등포구 대림3동 750-12 38/3

【국적】 KR

【취지】 특허법 제42조의 규정에 의하여 위와 같이 출원합니다. 대리인

서만규 (인)

【수수료】

【기본출원료】 9 면 29,000 원


【가산출원료】 0 면 0 원

【우선권주장료】 0 건 0 원

【심사청구료】 0 항 0 원

【합계】 29.000 원

【첨부서류】 1. 요약서·명세서(도면)_1통





【요약서】

[요약]

본 발명은 반도체 소자 제조시 배리어 메탈 산화방지방법에 관한 것으로, 콘텍에서의 배리어 메탈 또는 메탈 라인 형성시 무기 반사방지막(ARC)로 이용되는 TiN의 산화 억제를 위해 TiN 에 AL(알루미늄)을 첨가함으로서 디바이스의 신뢰도를 향상시키는 것이다.

특히, 본 발명은 웨이퍼 상에 비아 홀을 형성하는 단계와, 상기 비아 홀의 바닥 및 내벽에 플라즈마 화학기상증착법에 의한 Ti/Ti1-xALxN 배리어 메탈을 증착하는 단계와, 상기 비아에 텅스텐 또는 알루미늄으로 비아를 매립하고 비아 메탈을 평탄화하는 단계와, 상기 메탈 라인 하부 배리어 메탈과 메탈 라인을 순차적으로 증착하는 단계 및 상기 플라즈마 화학기상증착법에 의해 Ti/Ti1-xALxN를 증착하는 단계로 이루어지는 것을 특징으로 한다.

【대표도】

도 1a

【색인어】

반도체 소자, 배리어, 메탈 라인



【명세서】

【발명의 명칭】

반도체 소자 제조시 배리어 메탈 산화방지방법{Oxidation prevention method of barrier metal for manufacturing a semiconductor element}

【도면의 간단한 설명】

도 la 내지 도 ld는 본 발명의 일실시예에 따른 반도체 소자 제조시 배리어 메탈 산화방 지방법의 공정순서도이다

<도면의 주요부분에 대한 부호의 설명>

10 : 배리어

12 : 알루미늄/텅스텐

15 : 알루미늄 증착

17 : ARC

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

- 본 발명은 반도체 소자 제조시 배리어 메탈 산화방지방법에 관한 것으로, 더욱 상세하게 는 콘텍에서의 배리어 메탈 또는 메탈 라인 형성시 무기 반사방지막(ARC)로 이용되는 TiN의 산화 억제를 위해 TiN 에 AL(알루미늄)을 첨가함으로서 디바이스의 신뢰도를 향상시킬 수 있도록 하는 반도체 소자 제조시 배리어 메탈 산화방지방법에 관한 것이다.
- 종래의 경우, 비아 홀의 배리어 메탈이나 무기 반사방지막(ARC)으로 TiN을 사용하였으나 , 계속적인 공정진행 시, 특히 PR(Photo resist)을 날려주는 에싱(ashing)공정에서 산화가 일



어남으로 콘텍저항의 증가를 초래해 결과적으로 디바이스 특성을 저하시키는 문제점이 발생하였다.

【발명이 이루고자 하는 기술적 과제】

본 발명은 상기와 같은 종래기술의 제반 문제점을 해결하기 위한 것으로 그 목적은, 반도체 제소지 배리어 메탈과 무기 반사방지막으로 주로 사용되는 TiN에 알루미늄을 첨가해 Ti1-xALxN 화합물을 형성함으로서 배리어 메탈, ARC의 내산화성을 높여 디바이스의 신뢰도를 향상시키는 반도체 소자 제조시 배리어 메탈 산화방지방법을 제공함에 있다.

【발명의 구성 및 작용】

- 이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
- 또 1a 내지 도 1d는 본 발명의 일실시예에 따른 반도체 소자 제조시 배리어 메탈 산화방지방법의 공정순서도이다.
- <10> 도면에 도시된 바와 같이 상기 반도체 소자 제조시 배리어 메탈 산화방지 공정은 웨이퍼 상에 비아 홀을 형성하는 단계와, 상기 비아 홀의 바닥 및 내벽에 플라즈마 화학기상증착법에 의한 Ti/Ti1-xALxN 배리어(10) 메탈을 증착하는 단계와, 상기 비아에 텅스텐 또는 알루미늄 (12)으로 비아를 매립하고 비아 메탈을 평탄화하는 단계와, 상기 메탈 라인 하부 배리어(10) 메탈과 메탈 라인을 순차적으로 증착하는 단계 및 상기 플라즈마 화학기상증착법에 의해 Ti/Ti1-xALxN를 증착하는 단계로 구성되며, 상기 배리어(10) 메탈은 TiN 또는 Ti1-xAlxN으로 사용되는 것을 특징으로 한다.
- <11> 또한, 상기 플라즈마 화학기상증착법으로 Ti/Ti1-xALxN을 증착시 TiCL₄, AlCl₃, Ar, N
 ₂, H₂ 가스를 사용하고, 상기 플라즈마 화학기상증착 조건은 온도 400~500℃, RF는 40~60W,

압력은 1~2Torr, i1-xALxN의 x범위는 0.5~1.2로 하며 H₂ /N₂ /Ar의 비율을 20/5/50~40/10/50sccm으로 하는 것을 특징으로 한다.

- <12> 이와 같이 구성된 본 발명의 작용을 더욱 상세하게 설명하면 다음과 같다.
- <13> 먼저, 도 la를 참조하면 웨이퍼 상에 비아 홀을 형성한 후, 플라즈마 화학기상증착법에 의한 Ti/Ti1-xAlxN 배리어 메탈을 증착한다.
- <14> 상기 배리어 메탈이 중착된 비아 홀을 텅스텐 혹은 알루미늄을 이용하여 채우고 CMP등을 통한 평탄화 단계를 한다.
- <15> 계속해서, 메탈 라인 하부 배리어 메탈 및 메탈 라인을 순차적으로 증착하고 무기 반사 차단막을 증착하게 된다.
- <16>이때, 상기 비아 홀 식각 저지막으로 사용되는 무기 반사차단막으로 Ti/Til-xAlxN를 사용하고, 상기 TiN 증착시 PVD 또는 CVD법을 이용한다.
- <17> 이와 같이, 본 발명은 배리어 메탈과 ARC로 주로 사용되는 TiN에 알루미늄(AI)을 첨가해 Ti 1-xAlxN 화합물을 형성함으로써 배리어 메탈, ARC의 내산화성을 높이게 되는 것이다.
- 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가가 하는 것은 물론이고, 그와 같은 변경은 기재된 청구범위 내에 있게 된다.

【발명의 효과】

<19> 이상에서 설명한 바와 같이 본 발명에 의하면, 배리어 메탈로 주로 사용되는 TiN의 계속 적인 산화로 인한 공정 신뢰성 감소를 AL 첨가를 통해 지속적인 산화를 억제시킴으로써 디바이



스 신뢰도를 향상시킬 수 있고, NH_3 대신 N_2 를 사용한 PACVD(Plasma Assisted Chemical Vapor Deposition)법을 이용하여 균질의 나이트라이드 화합물을 얻을 수 있는 효과가 있다.

【특허청구범위】

【청구항 1】

웨이퍼 상에 비아 홀을 형성하는 단계와;

상기 비아 홀의 바닥 및 내벽에 플라즈마 화학기상증착법에 의한 Ti/Ti1-xALxN 배리어메탈을 증착하는 단계와;

상기 비아에 텅스텐 또는 알루미늄으로 비아를 매립하고 비아 메탈을 평탄화하는 단계와

상기 메탈 라인 하부 배리어 메탈과 메탈 라인을 순차적으로 증착하는 단계 및 상기 플라즈마 화학기상증착법에 의해 Ti/Ti1-xALxN를 증착하는 단계로 구성되는 것을 특징으로 하는 반도체 소자 제조시 배리어 메탈 산화방지방법

【청구항 2】

제 1항에 있어서, 상기 배리어 메탈은

TiN 또는 Ti1-xAlxN으로 사용되는 것을 특징으로 하는 반도체 소자 제조시 배리어 메탈 산화방지방법

【청구항 3】

제 1항에 있어서, 상기 플라즈마 화학기상증착법으로 Ti/Ti1-xALxN을 증착시 $TiCL_4$, AlCl $_3$, Ar, N_2 , H_2 가스를 사용하는 것을 특징으로 하는 반도체 소자 제조시 배리어 메탈 산화방지방법

【청구항 4】


제 1항에 있어서, 상기 플라즈마 화학기상증착 조건은




온도는 400~500℃, RF는 40~60W, 압력은 1~2Torr, i1-xALxN의 x범위는 0.5~1.2로 하며 H 2 /N2 /Ar의 비율을 20/5/50~40/10/50sccm으로 하는 것을 특징으로 하는 반도체 소자 제조시 배리어 메탈 산화방지방법

[도면]

[도 1a]




[도 1b]





[도 1c]



[도 1d]

